时钟分配网络，也称为时钟树，是将时钟信号分配到系统中所有电气组件的技术，确保电路中的所有元件以同步方式运行。这些网络可能是开发超大规模集成 (VLSI) 系统、将数千个逻辑门或设备组合到单个芯片中的集成电路 (IC) 的核心。


Northrop Grumman Mission Systems 的研究人员，最近开发了一种基于超导超材料设计的有前途的时钟分配网络。该网络在Nature Electronics上发表的一篇论文中进行了介绍，可以制造性能更好的大型超导 IC。

尽管有其前景和优势，但迄今为止，开发高性能超导逻辑电路已被证明具有挑战性。造成这种情况的主要原因是用于为这些电路供电的方法通常无效，从而损害了它们的性能。


早期的超导逻辑系列通过电阻器通过直流电流为设备供电，这显然会消耗大量电力，最近的设计是用通过变压器的交流电流为设备供电。这样消耗的功率要少得多，但问题就变成了：如何以 GHz 频率驱动数千或数百万个变压器，每个变压器都具有相同的幅度和相位？它是有点像试图在 5 毫米芯片上构建美国电网。


Strong 和他的同事进行这项研究的主要目标是设计一个网络，使平坦、均匀的驻波能够在他们的超导 IC 上传播。他们知道这很困难。与自然界一样，波浪通常不会这样表现。


在超材料中，物理学家观察到比震荡吉他弦更有趣的零级共振，正如 Strong 所概述的那样。例如，它们可以产生以非零频率振荡的平坦波，这正是研究人员希望通过他们的时钟分配网络实现的目标。

使用基于谐振超材料的时钟分配网络，Strong 和他的同事对 10 GHz IC 设计进行了 S 参数测量，并验证了一个具有 48,000 个结点、工作频率为 3.5 GHz 的数字倒易量子逻辑电路。值得注意的是，他们发现他们的网络可以在 3x3 mm 2有源芯片区域内实现均匀的功率分布，变化低于 1 dB，功率效率约为 30%。


研究表明，可以为一个芯片上的数千个变压器提供均匀的电力，可以拥有构建大型超导集成电路所需的时钟网络。




来源：贤集网
注：文章内的所有配图皆为网络转载图片，侵权即删！